RISC-V/Privilege Mode (2) 썸네일형 리스트형 [RISC-V] Privilege level(PL) 이란 Privilege Mode를 이해하려면 Privilege level(PL)의 개념을 먼저 알아야 합니다. Privilege Mode는 PL의 기반 위에서 정의했기 때문입니다. Privilege level(PL) 사실 대부분 CPU 아키텍처에서 Privilege level(PL)를 정의합니다. Arm 아키텍처를 비롯한 인텔의 x86 아키텍처에서도 Privilege level이란 용어를 볼 수 있습니다. 그렇다면 Privilege level의 실체는 무엇일까요? 그 실체는 3가지로 분류할 수 있습니다: 메모리 공간 접근 권한 레지스터 접근 권한 명령어 접근 권한위에서 언급된 메모리 공간, 레지스터 및 명령어를 접근할 수 있는 권한 레벨을 부여할 수 있는데, 이것이 바로 Privilege level입니다... [RISC-V] Privilege Mode(권한 모드)를 왜 잘 알아야 할까 RISC-V 프로세서와 관련된 세미나를 진행할 때 입문자들은 종종 다음과 같은 질문을 합니다. RISC-V 아키텍처에서 가장 중요한 기능이 무엇인가요? 이 질문에 저는 "RISC-V 아키텍처에서 정의된 권한 모드(Privilege Mode)가 가장 중요하다"라고 답합니다. 그 이유는 무엇일까요? 다음과 같이 요약할 수 있습니다.익셉션이 유발되면 권한 모드가 바뀌므로 익셉션의 동작 원리를 이해하려면 권한 모드를 알아야 한다.CSR(Control Status Regiser) 레지스터를 제대로 이해하려면 권한 모드를 알아야 한다.어셈블리 명령어의 동작 원리를 파악하려면 권한 모드를 알아야 한다.익셉션과 레지스터를 비롯한 RISC-V 아키텍처의 많은 기능은 권한 모드 기반 위에서 설계돼 있어 권한 모드를 이해하.. 이전 1 다음